TB230621S07 Инновационный учебный комплект для разработки FPGA Обучающее оборудование Лабораторное оборудование для электротехники Описание продукта
Экспериментальный блок для разработки инноваций в области цифровой логики (FPGA) - это новая экспериментальная платформа, разработанная нашей компанией для удовлетворения потребностей в развитии электронных технологий. Экспериментальная платформа богата аппаратными ресурсами и может удовлетворить требования студентов.
специализировался в области электронных коммуникаций, чтобы завершить эксперимент по курсовому проектированию цифровой логики, эксперимент по инновациям и разработкам, а также потребности в обучении фактическим инженерным алгоритмам. Платформа оснащена расширяемым интерфейсом для настройки отраслевых модулей. Производительность платформы стабильна и экономически эффективна.
Состав продукта
№ Название позиции Количество Примечания
1 блок для экспериментов по инновационной разработке цифровой логики (FPGA) 1 комплект RZ9657
2 Мультиметра 1 шт. Самостоятельная подготовка
3 Цифровой осциллограф с двойной трассировкой 1 шт. Самостоятельная подготовка
4 ПК 1 комплект Самостоятельная подготовка
5 линия загрузки JTAG 1 шт.
Технические характеристики 1. Экспериментальный блок состоит из основной платы и модуля, а разъем надежен, прост в обновлении и обслуживании.
2. FPGA использует EP4CE22, дополнительную загрузку сетевого порта хоста, загрузку хост-порта USB.
3. Модуль дисплея: ЖК-модуль 12864, цветной гидравлический кристаллический модуль TFT, светодиод на базе шины SPI.
4. Модуль сигналов: генерирует различные источники сигналов на основе STM32F4. 5. Модуль памяти SD-карты, шина I2C FLASH, шина SPI (X25045). 6. Модуль модуля и цифро-аналогового преобразования: AD7888, DAC5311. 7. Модуль голосового интерфейса: WM8731.
8. Модуль интерфейса связи: сетевой порт, порт USB.
9. Модуль измерения и управления двигателем: шаговый двигатель, фотоэлектрическое измерение скорости.
10. Модуль расширения связи: высокоскоростной AD/DA, скорость преобразования не менее 200MSPS. Основные эксперименты
Базовая схема затвора и триггера:
1. Базовая схема ворот
2. Базовый триггер
3. 3-8 Декодер
4. 8-3 Энкодер
5. Декодер восьмисегментного BCD-дисплея.
6. Четыре выбора одного селектора данных
7. Числовой компаратор
8. 4-битный двоичный сумматор.
9. 4-битный двоичный умножитель. Логическая схема
1. Регистр сдвига
2. Последовательное и параллельное преобразование.
3. Однотактный синхронный реверсивный счетчик.
4. Генерация и обнаружение последовательных импульсов.
5. Ключевой цифровой индикатор сдвига левой трубки кровообращения.
6. Электронные часы
7. Ключевое управление
Комплексное приложение FPGA
1. Цифровой кодовый замок.
2. Разведывательный ответчик
3. Торговый автомат
4. Цифровой частотомер
Разработка системы SOPC
1. Построение среды Qsys на базе FPGA.
2. Работа порта ввода-вывода на основе Qsys
3. USB-связь на базе Qsys.
4. Чтение и запись SD-карт на основе Qsys.
5. Преобразование AD на основе Qsys
6. Преобразование DA на основе Qsys
7. ЖК-дисплей на базе Qsys (матрица 12864 точек и цвет TFT)
8. сетевой интерфейс на базе Qsys
9. Голосовой интерфейс на базе Qsys (WM8731).
10. Комплексное тестирование на базе Qsys.
